TRICONEX 3700A 使用独立的地址总线和数据总线

使用独立的地址总线和数据总线意味着CPU的执行时间较短，但代价是设计架构的复杂性。TRICONEX 3700A可能听起来有点懒惰，但它有其简单设计的优势。

当TRICONEX 3700A和存储单元共享相同的空间或者RAM和ROM与处理单元内置(片上)时，哈佛架构更容易实现，例如在距离以微米和毫米为单位的微控制器中。然而，如果保存代码的存储器在处理单元之外，例如在中，则同样的架构很难实现x86 IBM个人电脑。一套数据和地址的单独走线会使主板变得复杂和昂贵。我们用一个处理器的例子来理解一下。

TRICONEX 3700A具有64位数据总线和32位地址总线的处理器将需要大约100条总线(96条用于数据和地址总线，少数用于控制信号)来实现冯-诺依曼架构。如果采用Harvard架构来实现相同的结构，则双线走线的成本约为200英镑，并且处理器会引出大量引脚。出于同样的原因，我们没有看到纯粹的哈佛架构在PC和工作站上实现。相反，一个改良的哈佛建筑其中具有TRICONEX 3700A高速缓冲存储器的存储器层级用于分离程序和数据。内存层次结构根据进程响应时间的层次结构来分隔存储。13365909307咨询

指令集体系结构 

当程序(代码)被加载到系统的内存(TRICONEX 3700A)中时，它被CPU(指微处理器和微控制器)提取以对数据进行操作，这与我们训练狗执行某些动作和命令时发出指令非常相似。当这些指令被执行时，特定的晶体管会从一个逻辑电平转换到另一个逻辑电平来实现这一点。所以基本上在指令的帮助下，人类程序员与处理器进行交流。每个TRICONEX 3700A都有自己的指令集，即基于其架构和功能的指令集合。 

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。